En 2025, la conception de semiconducteurs a franchi un cap décisif vers des architectures modulaires, rompant avec la logique monolithique traditionnelle pour répondre aux contraintes de performance, d’efficacité énergétique et d’intégration imposées par l’intelligence artificielle et les charges de calcul intensives. Cette mutation, qui s’incarne notamment dans l’adoption généralisée des « chiplets » et des intégrations 2,5D/3D, redessine les fondations mêmes de la conception de puces.
En 2025, la conception de semiconducteurs n’a plus grand-chose à voir avec les architectures monolithiques qui ont dominé l’industrie pendant des décennies. Les concepteurs de puces migrent massivement vers des architectures modulaires, basées sur des chiplets, des interconnexions internes très haut débit et des mémoires empilées de type HBM. Ce basculement s’observe chez des acteurs industriels bien identifiés : AMD avec ses processeurs EPYC et ses accélérateurs MI300, Intel avec ses démonstrations technologiques de packaging multi-chiplet de très grande taille, Nvidia avec les architectures Blackwell associant calcul massif et HBM3E, et d’autres industriels engagés dans la normalisation avec UCIe. La modularité n’est plus une expérimentation : elle devient la nouvelle grammaire technique de la conception de puces.
Cette mutation tient à deux réalités complémentaires. D’une part, les limites physiques et économiques d’un die toujours plus grand rendent la fabrication complexe, risquée et coûteuse. D’autre part, les charges de calcul de l’IA, les environnements HPC et les infrastructures de centres de données exigent désormais des architectures capables de livrer de la performance soutenue, stable et exploitable, et non une simple démonstration de puissance théorique. Les chiplets, l’intégration 2,5D et 3D, ainsi que la mémoire HBM, apportent une réponse industrielle à ces contraintes. L’année 2025 consacre ainsi un basculement structurel, dont les implications dépassent la seule prouesse d’ingénierie : elles redéfinissent la manière dont la valeur se crée dans l’écosystème du silicium.
Des chiplets standardisés et industrialisés
AMD est emblématique de cette transformation avec ses processeurs serveur Epyc, dont les générations successives (Genoa, Bergamo, puis leurs itérations 2025) reposent sur un découpage en chiplets combinant des dies de calcul et un die central d’entrées/sorties. Ce choix industriel permet à AMD d’augmenter la densité des cœurs, d’améliorer la bande passante mémoire et de gérer plus efficacement les rendements de fabrication. Sur le segment IA, AMD a également franchi une étape avec l’architecture MI300, qui assemble blocs CPU, GPU et piles HBM au sein d’un même boîtier grâce à une intégration avancée. Là encore, l’objectif est de proposer une plateforme modulable, efficace énergétiquement et calibrée pour les charges IA intensives.
Intel, de son côté, a multiplié en 2025 les démonstrations technologiques illustrant cette bascule. Le groupe a présenté des concepts d’intégration multi-chiplet de très grande taille, combinant des tiles de calcul, de la mémoire HBM5 et des interconnexions internes de nouvelle génération. Ces travaux, présentés notamment lors d’événements industriels et largement relayés, montrent que la compétition ne porte plus uniquement sur la finesse de gravure, mais sur la capacité à orchestrer un ensemble cohérent de modules. La logique n’est plus celle d’un processeur unique, mais celle d’un système complet intégré dans un même boîtier.
Nvidia impose la logique « système complet » avec Blackwell
Chez Nvidia, l’architecture Blackwell, annoncée et détaillée en 2025 après Hopper, illustre parfaitement cette transition. Les accélérateurs IA de la génération Blackwell associent des blocs de calcul massivement parallèles à des piles de mémoire HBM3E proposant des débits extrêmement élevés. Cette approche ne repose pas uniquement sur la puissance brute, mais sur la capacité à nourrir efficacement les unités de calcul. Les choix de conception opérés par Nvidia valident une logique « plateforme » où la performance résulte autant de l’architecture interne, de la proximité de la mémoire et de l’intégration verticale que du simple nombre de cœurs ou de téraflops affichés. Les grands opérateurs de centres de données en font un pilier pour les charges IA d’entraînement et d’inférence avancées.
À ces leaders s’ajoutent des travaux structurants sur les interconnexions standardisées entre chiplets. Le standard UCIe (Universal Chiplet Interconnect Express), soutenu par un large consortium industriel réunissant notamment Intel, AMD, Arm, TSMC et d’autres acteurs, poursuit en 2025 sa consolidation. L’objectif est de standardiser une base commune d’interconnexion permettant d’assembler des chiplets issus de différentes sources avec une cohérence industrielle. Même si l’adoption massive reste progressive, le mouvement traduit une volonté claire du secteur, celle de rendre la modularité non seulement possible, mais industrialisable.
Une mue industrielle structurante pour les concepteurs
Cette bascule vers la conception modulaire transforme profondément la concurrence. Les concepteurs capables de maîtriser l’intégration hétérogène, l’empilement mémoire et l’orchestration interne prennent une avance stratégique. Ils ne vendent plus seulement un processeur, mais une plateforme pensée comme un système. Les investissements en R&D suivent la même trajectoire, orientés vers le packaging avancé, les interconnexions internes, la gestion thermique et énergétique, ainsi que les couches logicielles de pilotage. Les entreprises qui restent sur des approches monolithiques voient mécaniquement leur différenciation diminuer.
Pour les entreprises utilisatrices, les bénéfices sont tangibles. Ces architectures permettent de mieux aligner la plateforme matérielle sur les besoins applicatifs : IA générative, analytique avancée, simulation industrielle, services critiques. Elles améliorent la performance utile, la stabilité, la densité de calcul par watt et la durée de pertinence des investissements. En 2026, cette modularité permettra également d’accélérer les déclinaisons produit et d’adapter plus rapidement les architectures aux évolutions logicielles et métiers. La conception modulaire devient ainsi un levier direct de productivité, de maîtrise des coûts et de souveraineté opérationnelle pour les acteurs économiques.
